

INVENTOR: SHINICHI SATOU, et al. (1)
ASSIGNEE: MITSUBISHI DENKI KK
APPL NO: 58-179645
DATE FILED: Sep. 26, 1983
PATENT ABSTRACTS OF JAPAN
ABS GRP NO: E337
ABS VOL NO: Vol. 9, No. 204
ABS PUB DATE: Aug. 21, 1985
INT-CL: H01L 21/76; H01L 21/94; //H01L 21/205

ABSTRACT:

PURPOSE: To obtain easily an interelement isolation region having a **flat** surface by a method wherein an amorphous silicon film having thickness of the degree of the half of a groove formed in the main surface part of a semiconductor substrate, and having a **flat** surface is formed in the groove thereof, and the **amorphous** **silicon** film thereof is **oxidized** or nitrified.

CONSTITUTION: When light of mercury lamp, etc. is projected to the base of the groove 4 of a silicon substrate 1, the carriers of electrons and holes are generated. Then, when silane is supplied as reaction gas into a photo CVD device in the condition generated with the carriers at the part under the base of the groove 4 of the silicon substrate 1, SiH.sub.4 gas is resolved according to action of the carriers in the base of the groove 4 of the silicon substrate 1 to form an amorphous silicon film 6 as shown in the figure E. At this time, thickness of the amorphous silicon film 6 is made as to be the degree of the half of depth of the groove 4. When the **amorphous** **silicon** film 6 is **oxidized** in an oxygen gas atmosphere, the inside of the groove 4 is buried by volume expansion according to **oxidation** of the **amorphous** **silicon** film 6, and a silicon oxide film 7 to form an interelement isolation region having a **flat** surface can be obtained finally as shown in the figure F.

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公開特許公報(A)

昭60-70740

⑬ Int.Cl.⁴

識別記号

庁内整理番号

⑭ 公開 昭和60年(1985)4月22日

H 01 L 21/76

21/94

M-8122-5F

7739-5F

// H 01 L 21/205

7739-5F

審査請求 未請求 発明の数 1 (全5頁)

⑮ 発明の名称 素子間分離方法

⑯ 特 願 昭58-179645

⑰ 出 願 昭58(1983)9月26日

発 明 者 佐 藤 真 一 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・
アイ研究所内

発 明 者 江 口 剛 治 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・
アイ研究所内

出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

代 理 人 井口上 大岩 増雄 外2名

明 細 書

1. 発明の名称

素子間分離方法

2. 特許請求の範囲

出 半導体基板の表面上に第1の絶縁膜を形成する工程、この第1の絶縁膜の上記半導体基板の上面部の素子間分離領域を形成すべき部分に開口部を形成する工程、この開口部が形成された上記第1の絶縁膜をマスクとした反応性イオンエッチング法によつて上記半導体基板の上面部に溝を形成する工程、上記半導体基板の上記溝に面する部分および上記第1の絶縁膜の表面上にわたつて第2の絶縁膜を形成する工程、この第2の絶縁膜に反応性イオンエッチング法を施して上記第2の絶縁膜の上記溝の底面上の部分および上記第1の絶縁膜の表面上の部分を除き上記第2の絶縁膜の上記溝の側壁面上の部分を残す工程、上記のように処理された上記半導体基板を光CVD装置内に設置し上記半導体基板の上記第2の絶縁膜が除去された上記溝の底面上の部分に光を照射してキ

ャリヤを発生させる工程、上記光CVD装置内にシランを供給しアモルファスシリコンを反応生成物とするシランの分解反応の発生した上記キャリヤの作用による促進によつて上記半導体基板の上記第2の絶縁膜が除去された上記溝の底面を形成する部分上に選択的に上記溝の底面の半分程度の厚さを有し平坦な表面のアモルファスシリコン膜を形成する工程、およびこのアモルファスシリコン膜を酸化または窒化して酸化シリコン膜または窒化シリコン膜からなる素子間分離領域を形成する工程を備えた素子間分離方法。

3. 発明の詳細な説明

〔発明の技術分野〕

この発明は半導体集積回路装置などにおける素子間分離方法に関するものである。

〔従来技術〕

従来、MOS半導体集積回路装置における素子間分離方法としては、選択酸化分離(LOCOS)方法が用いられている。ところが、近年、素子が微細化されるにつれて、素子間を分離する部分のパタ

ン幅も数 μm 以下の微細化が必要となつてきた。このために、LOCOS方法に替る新しい方法として、各種の溝掘り素子間分離方法がさかんに提案されている。

第1図(A)~(D)は従来の溝掘り素子間分離方法の一例の主要段階の状態を示す断面図である。

まず、第1図(A)に示すように、シリコン基板(1)の主面に酸化シリコン膜などの第1の絶縁膜(2)を形成し、この絶縁膜(2)の表面にフォトレジスト膜(3)を形成する。次いで、フォトレジスト膜(3)のシリコン基板(1)の主面側の素子間分離領域を形成すべき部分上の部分に開口部(3a)を形成する。次に、第1図(B)に示すように、開口部(3a)が形成されたフォトレジスト膜(3)をマスクとして、絶縁膜(2)にエッチングを施して開口部(2a)を形成する。次に、第1図(C)に示すように、開口部(2a)が形成された絶縁膜(2)をマスクとした反応性イオンエッチング(Reactive Ion Etching: RIE)法によつて、シリコン基板(1)の主面側に $0.5\sim 1.0\mu\text{m}$ 程度の深さを有する溝(4)を形成する。次に、

第1図(D)に示すように、シリコン基板(1)の溝(4)に面する部分上および絶縁膜(2)の表面上にわたつて $0.5\sim 1.0\mu\text{m}$ 程度の厚さを有する酸化シリコン膜などの第2の絶縁膜(5)をCVD法などを用いて形成する。最後に、第1図(D)に示すように、RIE法を用いて、絶縁膜(2)の主面が露出するように、絶縁膜(5)をエッチング除去して、溝(4)内に素子間分離用の絶縁膜(5)を残すと、この従来例の方法の作業が終了する。

ところで、この従来例の方法では、第1図(D)に示した絶縁膜(5)の形成段階において、絶縁膜(5)の厚さと溝(4)の深さおよび幅との関係によつては、絶縁膜(5)の表面部の溝(4)の中央部に対応する部分に第1図(D)に符号イで例示するような凹部ができ、この凹部(4)を、第1図(D)に示した段階において、全部除去することができず、凹部(4)の一部が絶縁膜(5)の表面部に残り、絶縁膜(5)の表面部に凹部ができる。従つて、絶縁膜(5)の表面部に残つた凹部(4)の一部を埋めて絶縁膜(5)の表面を平坦にするためには、更に工程を追加する必要があり、この従

来例の方法の実用化が容易ではないという欠点があつた。

(発明の概要)

この発明は、かかる欠点を除去する目的でなされたもので、半導体基板の主面側の素子間分離領域を形成すべき部分に形成された溝の底面上に溝の深さの半分程度の厚さを有し平坦な表面のアルファスシリコン膜を選択的に形成し、このアルファスシリコン膜を酸化または窒化することによつて、溝内を埋め平坦な表面を有する素子間分離領域を形成する酸化シリコン膜または窒化シリコン膜を得ることからなる素子間分離方法を提供するものである。

(発明の実施例)

第2図(A)~(F)はこの発明の一実施例の素子間分離方法の主要段階の状態を示す断面図である。

図において、第1図に示した従来例と同一符号は同一部分を示す。

まず、第2図(A)に示すように、第1図(C)に示した段階における状態と同様の状態に形成する。次

に、第2図(B)に示すように、この実施例での半導体基板であるシリコン基板(1)の溝(4)に面する部分上および第1の絶縁膜(2)の表面上にわたつて酸化シリコン膜などの比較的厚さの薄い第2の絶縁膜(5)をCVD法などを用いて形成する。次に、第2図(C)に示すように、絶縁膜(5)に図示矢印の方向から反応性ガスのイオンを照射するRIE法によつて、絶縁膜(5)の溝(4)の底面上の部分および絶縁膜(2)の主面上の部分を除去し、絶縁膜(5)の溝(4)の側壁面上の部分を残して絶縁膜(5a)とする。次に、第2図(D)に示すように、第2図(C)に示した状態に形成されたシリコン基板(1)を光CVD装置(図示せず)内に設置し、シリコン基板(1)の溝(4)の底面部分に水銀ランプなどの光発生源(図示せず)が発生する図示矢印の光を照射する。水銀ランプの場合には、波長 λ が約 2500\AA で、エネルギー $h\nu$ が約 0.5eV である。

このように、光が照射されたシリコン基板(1)の溝(4)の底面下の部分には、照射光のエネルギー $h\nu$ によつて、止孔(図示○)や~~溝(4)の底面下の部分~~のギャリヤ

が発生する。

次に、第2図(A)に示すように、シリコン基板(1)の溝(4)の底面下の部分にキャリアが発生した状態において、光CVD装置内に反応ガスとしてシラン(SiH_4)を供給すると、 SiH_4 がシリコン基板(1)の溝(4)の底面を形成する部分、絶縁膜(2)および絶縁膜(5a)の表面上に付着するが、シリコン基板(1)の溝(4)の底面下の部分に発生したキャリアの作用によつてこの部分に付着した SiH_4 の、アモルファスシリコンを反応生成物とする分解反応($\text{SiH}_4 \rightarrow \text{Si} + 2\text{H}_2$)が促進されるので、このアモルファスシリコンによつてシリコン基板(1)の溝(4)の底面を形成する部分上に選択的に平坦な表面を有するアモルファスシリコン膜(6)が形成される。このとき、アモルファスシリコン膜(6)の厚さが溝(4)の深さの半分程度になるようにする。

最後に、第2図(B)に示すように、アモルファスシリコン膜(6)を酸化ガスの雰囲気中で酸化させて酸化シリコン膜(7)にすると、この実施例の方法の作業が終了する。

化シリコン膜または酸化シリコン膜からなり溝内を埋め平坦な表面を有する素子間分離領域を得ることができる。

4. 図面の簡単な説明

第1図は従来の素子間分離方法の一例の主要段階の状態を順次示す断面図、第2図はこの発明の一実施例の素子間分離方法の主要段階の状態を順次示す断面図である。

図において、(1)はシリコン基板(半導体基板)、(2)は第1の絶縁膜、(2a)は開口部、(4)は溝、(5)は第2の絶縁膜、(5a)は溝(4)の側壁面上に被された絶縁膜、(6)はアモルファスシリコン膜、(7)は酸化シリコン膜である。

なお、図中同一符号はそれぞれ同一または相当部分を示す。

代理人 大 岩 増 雄

この実施例の方法では、溝(4)の深さの半分程度の厚さを有し平坦な表面のアモルファスシリコン膜(6)を酸化させるので、アモルファスシリコン膜(6)の酸化による体積膨張によつて溝(4)内を埋め平坦な表面を有する素子間分離領域を形成する酸化シリコン膜(7)を得ることができる。


この実施例では、シリコン基板(1)を用いたが、必ずしもシリコン基板である必要がなく、その他の半導体基板であつてもよい。

また、この実施例では、アモルファスシリコン膜(6)を酸化して酸化シリコン膜(7)にしたが、必ずしもこれは酸化シリコン膜である必要がなく、窒化して窒化シリコン膜にしてもよい。


(発明の効果)

以上、説明したように、この発明の素子間分離方法では、半導体基板の正面部の素子間分離領域を形成すべき部分に形成された溝の底面上に溝の深さの半分程度の厚さを有し平坦な表面のアモルファスシリコン膜を選択的に形成し、このアモルファスシリコン膜を酸化または窒化するので、酸


第1図



第2図



第2図



手続補正書(自発)

昭和59年3月29日

特許庁長官殿

1. 事件の表示 特願昭 58-179645 号
2. 発明の名称 素子間分離方法
3. 補正をする者
 事件との関係 特許出願人
 住 所 東京都千代田区丸の内二丁目2番3号
 名 称 (601)三菱電機株式会社
 代表者 片 山 仁 八 郎
4. 代 理 人
 住 所 東京都千代田区丸の内二丁目2番3号
 三菱電機株式会社内
 氏 名 (7375)弁理士 大 岩 増 雄
 (連絡先 03(213)342113 内線)



5. 補正の対象

明細書の特許請求の範囲の欄

6. 補正の内容

(1) 明細書の特許請求の範囲を添付別紙のとおり訂正する。

7. 添付書類の目録

訂正後の特許請求の範囲を示す書面 1通
 以 上

特許請求の範囲

(1) 半導体基板の主面上に第1の絶縁膜を形成する工程、この第1の絶縁膜の上記半導体基板の主面部の素子間分離領域を形成すべき部分に開口部を形成する工程、この開口部が形成された上記第1の絶縁膜をマスクとした反応性イオンエツティング法によつて上記半導体基板の主面部に溝を形成する工程、上記半導体基板の上記溝に面する部分および上記第1の絶縁膜の表面上にわたつて第2の絶縁膜を形成する工程、この第2の絶縁膜に反応性イオンエツティング法を施して上記第2の絶縁膜の上記溝の底面上の部分および上記第1の絶縁膜の主面上の部分を除去し上記第2の絶縁膜の上記溝の側面上の部分を残す工程、上記のように処理された上記半導体基板を光CVD装置内に設置し上記半導体基板の上記第2の絶縁膜が除去された上記溝の底面下の部分に光を照射してキャリアを発生させる工程、上記光CVD装置内にシランを供給しアモルファスシリコンを反応生成物とするシランの分解反応を上記発生したキャリアの

作用によつて促進させ上記半導体基板の上記第2の絶縁膜が除去された上記溝の底面を形成する部分上に選択的に上記溝の深さの半分程度の厚さを有し平坦な表面のアモルファスシリコン膜を形成する工程、並びにこのアモルファスシリコン膜を酸化または窒化して酸化シリコン膜または窒化シリコン膜からなる素子間分離領域を形成する工程を備えた素子間分離方法。

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**